请选择 进入手机版 | 继续访问电脑版

交集圈 - 数字生活分享社区!

 找回密码
 立即注册
搜索
热搜: 比赛 乐拼 乐高
查看: 19|回复: 0

[其他新闻] 飞凌干货丨6步讲解应对ESD基本方法

[复制链接]

3899

主题

8577

帖子

1715

积分

南河三

Rank: 6Rank: 6

精华
0
门户文章
0
光照指数
0
注册时间
2015-3-3
发表于 2019-3-15 14:34:43 | 显示全部楼层 |阅读模式
ESD试验作为EMC测试标准的一项基本测试项目,往往由硬件工程师来考虑。对于整机来说,ESD抗干扰能力不仅仅来自芯片的ESD耐压和PCB的布局布线,与工艺结构也有密切关系。
8b45e889c9c14f91945ff84e9bb87feb.jpeg

▐ 常见的ESD试验等级:
■ 接触放电:1级 - 2KV;2级 - 4KV;3级 - 6KV;4级 - 8KV
■ 空气放电:1级 - 2KV;2级 - 4KV;3级 - 8KV;4级 - 15KV
在平时工作中,也会接触一些客户对于无法通过ESD试验进行相关的咨询ff0000。
4ca1d1636dc74772bcd27391601b53d2.gif

下面对一些基本的方法进行了一下的总结
1.电源加TVS管

特别是对于裸露在外的一些接口,比如USB、LVDS、网口、SD卡等,对这些接口进行接触放电时,静电很容易就会“串”到电源线上,静电由本来的共模变成了差模,此时电源上就会产生一个很高的尖峰,很多芯片都承受不了,发生死机,复位等问题。对于电源VCC的ESD保护,可以并接TVS管来解决。TVS管与稳压二极管很相似,都有一个额定的电压,不同的是它的响应速度特别快,对静电有很好的泄放作用。要注意的是布局布线的时候,TVS管要尽量靠近接口的位置,TVS的阴极以最近的路径接到接口的外壳地。
2.对外接口信号线ESD保护

对外接口的信号线同样需要保护,否则静电经过信号线直接到达芯片IO管脚,虽然芯片的IO都有二极管保护,一般可以抵御+-2KV的静电,但是对于+-6KV的ESD接触放电,就会遭遇损坏的风险。
3.敏感器件电源添加LC滤波

有些IC特别容易受静电影响,进行ESD试验时,总是发生复位或者死掉。究其原因,一般都是电源引脚受到干扰。对此可以对其电源添加LC滤波。一般芯片的VDD管脚旁边都会有一个去耦电容,但是这个去耦电容是没有办法有效拦截静电的,甚至是几十uF的钽电容并接小电容,效果仍旧不佳。这时候,如果再串一个小电感,情况就得到很好的改观。静电放电会产生一个尖峰,同属于高频干扰,LC可以很好地将高频滤除,使通过电感之后的尖峰大大减弱,IC就不容易死机或者复位。
4. PCB铺地要求

PCB要尽可能多的铺地。如果是双面板,两面都要大面积铺铜,而且还要有足够的地过孔;如果是四层板或以上,主要元件层的临近平面层要设置成地层。比如四层板,如果主要元件在顶层,那么分层为:顶层->地层->电源层->底层;如果主要元件在底层,分层为:顶层->电源层->地层->底层。
5.接地要求

静电要得到有效释放,就要保证良好的接地。在做ESD试验的时候,接地端可以接大地,这样就有了一个静电快速泄放的途径。假如主电路板分为三个模块:电源板,主控板和接口板,接口板的接口外壳地要和信号地分开,然后接口板的外壳地和等电位端用粗导线相连。系统的信号地可以从电源板的外壳地与信号地相连然后共用一根粗导线与等电位端相连。之所以没有采用每块板都分别接到等电位端的星形接地方法,是因为星形接地会形成接地环路,从而增加射频噪声和容易受电磁干扰。
6. PCB布局布线

从原理图的设计到PCB的布局布线,EMC的设计思想就应该在深深的脑海里。设计出了好的原理图,如果PCB布局布线不当,那么出来的板子是失败的。如果芯片的去耦电容离芯片的管脚很远,那也就失去了去耦的作用。如果敏感信号的走线太长,就会引入意想不到的电磁干扰。在抗ESD方面,敏感的器件或者信号线如(reset)应该远离PCB边缘,防止空气放电直接干扰到器件和信号线。PCB边缘应该留有一定宽度的空隙或者铺铜。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



QQ|Archiver|手机版|小黑屋|交集圈 - 数字生活分享社区! ( 苏ICP备15007951 )

苏公网安备 32030202000165号

GMT+8, 2019-5-21 08:52 , Processed in 0.062500 second(s), 8 queries , Gzip On, MemCache On.

Powered by Discuz! X3.4

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表